Digilent JTAG-HS2 כבל תכנות
משופץ

Digilent JTAG-HS2 כבל תכנות

ILS 1.67

בחנות

פתרון תכנות JTAG קטן, שלם, All-in-One עבור Xilinx FPGAs תואם ל- IEEE 1149.7-2009 Class T0-Class T4 (כולל JTAG 2-חוטים). יציאת USB2 במהירות גבוהה שיכולה לנהוג באוטובוס JTAG/SPI עד 30 MBIT/SEC. JTAG/SPI תדר הניתן להתיישב על ידי המשתמש. משתמש במחבר USB2 של מיקרו-AB. פתרון תכנות JTAG קטן, שלם, All-in-One עבור Xilinx FPGAs. תואם ל- IEEE 1149.7-2009 Class T0-Class T4 (כולל JTAG 2-חוטים). יציאת USB2 במהירות גבוהה שיכולה לנהוג באוטובוס JTAG/SPI עד 30 MBIT/SEC. JTAG/SPI תדר הניתן להתיישב על ידי המשתמש. משתמש במחבר USB2 של מיקרו-AB. כבל התכנות HS2 של קבוצת הפעולה המשותפת (JTAG) הוא פיתרון תכנות במהירות גבוהה עבור מערכי שער של Xilinx לתכנות שדה (FPGAs). הכבל תואם לחלוטין את כל כלי ה- Xilinx ויכול להיות מונע בצורה חלקה מפגיעה, צ'יפסקופ ו- EDK. ה- HS2 מתחבר ללוחות יעד באמצעות כותרת התכנות המרווחת של Digilent 6 פינים, 100 מילי, או מחבר 2x7, 2 מ"מ של Xilinx והמתאם הכלול. המחשב מפעיל את JTAG-HS2 דרך יציאת ה- USB והוא יזהה אותו ככבל תכנות Digilent כאשר הוא מחובר למחשב, גם אם הכבל אינו מחובר ללוח היעד. ל- HS2 יש סיכת VDD נפרדת כדי לספק את מאגרי האות JTAG. מאגרי שלוש המדינות המהירות של 24 MA במהירות גבוהה מאפשרים לוחות יעד להניע את ה- HS2 עם מתחי אות מ- 1.8 V ל- 5 V ומהירויות אוטובוס של עד 30 MBIT/SEC. כדי לתפקד נכון, יש לקשור את סיכת ה- VDD של HS2 לאותה אספקת מתח שמניעה את יציאת JTAG ב- FPGA. ניתן לשתף את אוטובוס ה- JTAG עם מכשירים אחרים כאשר מערכות מחזיקות אותות JTAG בעכבה גבוהה למעט כאשר מונעים באופן פעיל במהלך התכנות. ה- HS2 מגיע כלול עם כבל Standard-A ל- Micro-USB שמתחבר לקצה המודול מול מחבר לוח המערכת. על מחבר לוח המערכת להחזיק את ה- HS2 הקטן והקליל במקום.

המאפיינים האחרים

הצעות דומות